This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

DIALOG(R) File 347: JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

05431796 **Image available**
SOLID-STATE IMAGE PICKUP DEVICE AND IMAGE PICKUP SYSTEM

PUB. NO.: 09-046596 [J P 9046596 A]
PUBLISHED: February 14, 1997 (19970214)

INVENTOR(s): TAKAHASHI HIDEKAZU

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 07-197471 [JP 95197471]

FILED: August 02, 1995 (19950802)

INTL CLASS: [6] H04N-005/335; H01L-027/146

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 29.4 (PRECISION

INSTRUMENTS -- Business Machines); 42.2 (ELECTRONICS -- Solid

State Components); 44.7 (COMMUNICATION -- Facsimile)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

ABSTRACT

PROBLEM TO BE SOLVED: To reduce a CMOS sensor by connecting plural photoelectric conversion areas to an FD are formed to several pixel each via a MOS transistor(TR) switch.

SOLUTION: The image pickup device is provided with a photoelectric conversion section 1 of a photoelectric conversion element, a photo gate 2, a transfer switch MOS TR 3, a reset MOS TR 4, a source follower MOS TR 5, a horizontal selection switch MOS TR 6, a source follower load MOS TR 7, dark output, bright output transfer MOS TRs 8,9, dark output/bright output storage capacitors CTN, CTS 10, 11, a horizontal transfer MOS TR 12, a horizontal output line reset MOS TR 13, a differential amplifier TR 14, a horizontal scanning circuit 15 and a vertical scanning circuit 16. Thus, an FD (floating diffusion) region and a source follower amplifier having been provided to each pixel in a conventional image pickup device are formed to several pixels each and plural photoelectric conversion regions are connected to the FD region via a MOS TR switch.

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-46596

(43)公開日 平成9年(1997)2月14日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ		;	技術表示箇所
H 0 4 N	5/335			H04N	5/335	E	
						P	
H01L	27/146			H01L	27/14	Α	

審査請求 未請求 請求項の数8 OL (全 9 頁)


(21)出願番号	特顧平7-197471	(71)出顧人	000001007
(22)出顧日	平成7年(1995)8月2日		キヤノン株式会社 東京都大田区下丸子3丁目30番2号
		(72)発明者	高橋 秀和 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
		(74)代理人	弁理士 山下 穣平

(54) 【発明の名称】 固体撮像装置と画像撮像装置

(57)【要約】

【課題】 CMOSセンサの縮少化と、画素信号加算を 画素部で行ない、さらに加算、非加算を任意に行える多 機能センサを実現することを課題とする。

【解決手段】 光電変換素子で発生した電荷を転送スイッチを介してフローティングディフュージョン部へ完全 転送させ、そのフローティングディフュージョン部の電位変化をソースフォロワアンプで外部へ出力する国体資産装置において、1つの上記フローティングディフュージョン部に数個の上記光電交換素子を転送スイッチを介して接続し、上記ソースフォロワアンプを数画素に1組形成することを特徴とする。また、上記光電変換素子がMOSトランジスタゲートとゲート下の空乏層からなることを特徴とする。



【特許請求の範囲】

【請求項1】 光電変換素子で発生した電荷を転送スイ ッチを介してフローティングディフュージョン部へ完全 転送させ、そのフローティングディフュージョン部の電 位変化をソースフォロワアンプで外部へ出力する固体撮 像装置において、

1つの前記フローティングディフュージョン部に数個の 前記光電変換素子を転送スイッチを介して接続し、前記 ソースフォロワアンプを数画素に1組形成することを特 徴とする固体撮像装置。

【請求項2】 請求項1に記載の固体撮像装置おいて、 前記光電変換素子がMOSトランジスタゲートとゲート 下の空乏層からなることを特徴とする固体提像装置。

【請求項3】 請求項2に記載の固体撮像装置おいて、 前記光電変換素子のMOSトランジスタゲートを周辺回 路のMOSトランジスタと同一工程で作製したことを特 徴とする固体撮像装置。

【請求項4】 請求項1に記載の固体撮像装置おいて、 前記光電変換素子がpn接合フォトダイオードであるこ とを特徴とする固体撮像装置。

【請求項5】 請求項1に記載の固体撮像装置おいて、 複数の前記光電変換素子の電荷を同時又は別に前記フロ ーティングディフュージョン部へ転送できることを特徴 とする固体撮像装置。

【請求項6】 請求項1に記載の固体撮像装置を複数個 並べて画像信号出力を得ることを特徴とする画像撮像装 置。

【請求項7】 請求項6に記載の画像撮像装置おいて、 前記フローティングディフュージョン部に少なくとも2 つの前記光電変換素子の電荷を加算することを特徴とす 30 る画像撮像装置。

【請求項8】 請求項6に記載の画像撮像装置おいて、 前記光電変換素子の読み出しにインターリーブ走査によ るODD及びEVENと同期して補色モザイクパターン からの画像信号を得ることを特徴とする画像撮像装置。 【発明の詳細な説明】

700011

【発明の居する技術分野】本発明は、画像信号を得る画 係偶像装置に関し、特にCMOSプロセスコンパチブル XYアドレス型増福型団体最低装置に関するものであ る。

[0002]

【従来の技術】従来、固体撮像素子としては、光電変換 を可能とする金属と酸化物と半導体からなるMOS機造 を有し、光キャリアの移動方式でドビT型とCCD型と 分けられる。この固体撮像案子は太陽電池、イメージカ メラ、複写機、ファクシミリなど種々な方面に使用さ れ、技術的にも変換効率や集積密度の改良改善が図られ ている。このような増幅型固体撮像装置の1つに、CM

サと略す) がある。このタイプのセンサは I EEETR ANSACTIONS ON ELECTRON DE VICE, VOL41, PP452~453, 1994 などの文献で発表されている。図11にCMOSセンサ の回路構成図(B)及び断面図(A)を示す。また、図 11(C)は光電変換部の光子h νの蓄積中の電荷の状 態図を、図11(D)は光子hvの蓄積後の電荷の状態 図を示す。

【0003】図11(A)(B)において、1は光電変 10 換部、2はMOSトランジスタによるフォトゲート、3 は転送スイッチMOSトランジスタ、4はリセット用M OSトランジスタ、5はソースフォロワアンプMOSト ランジスタ、6は水平選択スイッチMOSトランジス タ、7はソースフォロワ負荷MOSトランジスタ、8は 暗出力転送MOSトランジスタ、9は明出力転送MOS トランジスタ、10は暗出力蓄積容量、11は明出力蓄 積容量で有る。

【0004】また、17はP型ウェル、18はゲート酸 化膜、19は一層目ポリSi、20は二層目ポリSi、 21はn⁺ フローティングディフュージョン領域 (F 20 D)である。本センサの特徴の1つはフルCMOSトラ ンジスタ・プロセスコンパチブルであり、画素部のMO Sトランジスタと周辺回路のMOSトランジスタを同一 工程で形成できるため、マスク枚数、プロセス工程がC CDと比較して大幅に削減できるということが挙げられ る。

【0005】次に動作方法を簡単に述べる。先ず、フォ 正の電圧を印加する。FD部21は蓄積中、ブルーミン グ防止のため制御パルス
øRをハイにして電源Vooに固 定しておく。光子hレが照射されフォトゲート2下でキ ャリアが発生すると、フォトゲート2下の空乏層中に電 子が蓄積されていき、正孔はP型ウェル17を通して排 出される。

【0006】光電変換部1,P型ウェル17とFD部2 1の間には転送MOSトランジスタ3によるエネルギー 陸壁が形成されているため、光電荷蓄積中は電子はフォ トゲート2下に存在する(図11(C))。読み出し状 態になると転送MOSトランジスク3下の障壁をなく 40 し、フォトゲート2下の電子をFD部21へ完全に転送 **らせる様に制御パルスφEG、制御パルスφTXを設定する** (図11(D))。完全転送であるため、残像やノイス は光電変換部1においては発生しない。FD部21に電 子が転送されると電子の数に応じてFD部21の電位が 変化する。その電位変化をソースフォロワ動作でソース フォロワアンプMOSトランジスタ5のソースを介して 外部の水平選択スイッチMOSトランジスタ6へ出力す ることにより、線型性の良い光電変換特性を得ることが できる。FD部21において、リセットによるkTCノ OSプロセスコンパチブルのセンサ(以後CMOSセン 50 イズが発生するが、これは光キャリア転送前の暗出力を

サンプリングして蓄積しておき、明出力との差を取れば 除去できる。従ってこのCMOSセンサは低ノイズで高 S/N信号が特徴となる。又、完全非破壊読み出しであ るため多機能化が実現できる。更にXYアドレス方式に よる高歩留り、低消費電力というメリットもある。

[0007]

【発明が解決しようとする課題】しかしながら、上記従 来例では、各画素にフォトゲートが1つ、MOSトラン ジスタが4つ、水平駆動線が4本あるため、CCDタイ プのセンサと比較して画素の縮少化が難しく、又、開口 10 率も小さくなってしまうといった欠点があった。

【0008】又、TV走査を行うための光電変換信号の 加算も周辺回路で行うため、動作速度が遅速になってし まうといった欠点もあった。

【0009】本発明に係る第1の目的はCMOSセンサ の縮少化を実現することであり、第2の目的は画素信号 加算を画素部で行うことを実現し、さらに加算、非加算 を任意に行える多機能センサを実現することである。

[0010]

成するためになされたもので、従来各画素毎に設けてい たFD領域とソースフォロワアンプを数画素に1個形成 し、そのFD領域に複数の光電変換領域をMOSトラン ジスタスイッチを介して接続させたことを特徴とする。 【0011】この構成によりソースフォロワのMOSト ランジスタアンプ、水平線選択用MOSトランジスタ、 リセット用MOSトランジスタを数画素周期に1組設け ればよいので、従来より各画素に占める素子数、配線数 を減らせるので微細化が可能となる。

【0012】又、FD部への転送MOSトランジスタの 30 タイミングで、2 画素の信号電荷の加算、非加算が簡単 に行えるので、色差線順次駆動、全画素独立出力駆動等 の様々な駆動方式に対応できる。

【0013】さらに、固体撮像装置おいて、光電変換素 子がMOSトランジスタゲートとゲート下の空乏層から なることを特徴とする。また、上記光電変換素子のMO Sトランジスタゲートを周辺回路のMOSトランジスク と同一工程で作製したことを特徴とする。また、上記光 電変換業子がPn接合フォトダイオードであることを特 徴とする。さらに、複数の上記光電楽機語子の電荷を同 40 時又は別に前記フローティングディフュージョン部へ転 送できることを特徴とする。また上記固体撮像装置を複 数個並べて画像信号出力を得る画像撮像装置を特徴とす る。かかる構成により、多彩な画像信号を得ることがで きる.

[0014]

【発明の実施の形態】以下、本発明の実施の形態を、各 実施例とともに図面を参照しつつ詳細に説明する。

【0015】(第1実施例)図1に、本発明による第1 実施例の概略的回路構成図を示す。同図において、2列 50 固定電位でもかまわない。

×4行画素の2次元エリアセンサを示したものである が、実際は、本センサを拡大して、1920列×108 0行等と画素数を多くして、解像度を高めている。

【0016】図1において、1はMOSトランジスタゲ ートとゲート下の空乏層からなる光電変換素子の光電変 換部、2はフォトゲート、3は転送スイッチMOSトラ ンジスタ、4はリセット用MOSトランジスタ、5はソ ースフォロワアンプMOSトランジスタ、6は水平選択 スイッチMOSトランジスタ、7はソースフォロワの負 荷MOSトランジスタ、8は暗出力転送MOSトランジ スタ、9は明出力転送MOSトランジスタ、10は暗出 力蓄積容量CTN、11は明出力蓄積容量CTS、12は水 平転送MOSトランジスタ、13は水平出力線リセット MOSトランジスタ、14は差動出力アンプ、15は水 平走査回路、16は垂直走査回路である。

…【0017】図2に画素部の断面図を示す。同図におい て、17はP型ウェル、18はゲート酸化膜、19は一 層目ポリSi、20は二層目ポリSi、21はn゚ フロ ーティングディフュージョン部 (FD) である。21の 【課題を解決するための手段】本発明は、上記目的を達 20 FDは別の転送MOSトランジスタを介して別の光電変 換部と接続される。同図において、2つの転送MOSト ランジスタ3のドレインとFD部21を共通化して微細 化とFD部21の容量低減による感度向上を図っている が、A1配線でFD部21を接続しても良い。

> 【0018】次に、図3のタイミングチャートを用いて 動作を説明する。このタイミングチャートは全画素独立 出力の場合である。

【0019】まず垂直走査回路16からのタイミング出 力によって、制御パルスølをハイとして垂直出力線を リセットする。また制御パルスøR0,øPG00,øPGe 0をハイとし、リセット用MOSトランジスタ4をオン とし、フォトゲート2の一層目ポリSi19をハイとし ておく。時刻T0において、制御パルスφS0をハイと し、選択スイッチMOSトランジスタ6をオンさせ、第 1,第2ラインの画素部を選択する。次に制御パルスφ R0をロウとし、FD部21のリセットを止め、FD部 21をフローティング状態とし、ソースフォロワアンプ MOSトランジスク5のゲート・ソース間をスルーとし た後、時刻T1において制御/ 31 スるT3%ハイとし、F D部21の暗電圧をソースフェロワ動作で蓄積容量CTN 10に出力させる。

【0020】次に、第1ラインの画素の光電変換出力と 行うため、第1ラインの制御パルスφTX00をハイとし て転送スイッチMOSトランジスタ3を導通した後、壽 刻T2 において制御パルスφPGOOをローとして下げ る。この時フォトゲート2の下に拡がっていたボテンシ ャル井戸を上げて、光発生キャリアをFD部21に完全 **転送させるような電圧関係が好ましい。従って完全転送** が可能であれば制御パルスøTXはパルスではなくある

【0021】時刻T2 でフォトダイオードの光電変換部 1からの電荷がFD部21に転送されることにより、F D部21の電位が光に応じて変化することになる。この 時ソースフォロワアンプMOSトランジスタ5がフロー ティング状態であるので、FD部21の電位を時刻T3 において制御パルスøTs をハイとして蓄積容量Crs 1 1に出力する。この時点で第1ラインの画素の暗出力と 光出力はそれぞれ蓄積容量CIN 10とCIs 11に蓄積さ れおり、時刻T4 の制御パルスøHCを一時ハイとして 水平出力線リセットMOSトランジスタ13を導通して 10 水平出力線をリセットし、水平転送期間において水平走 査回路15の走査タイミング信号により水平出力線に画 素の暗出力と光出力を出力される。この時、蓄積容量C IN 10とCIs 11の差動増幅器14によって、差動出力 VOUTを取れば、画素のランダムノイズ、固定パターン ノイズを除去したS/Nの良い信号が得られる。また画 素30-12、30-22の光電荷は画素30-11、 30-21と同時に夫々の蓄積容量Ctn 10とCts 11 に蓄積されるが、その読み出しは水平走査回路15から のタイミングパルスを1画素分遅らして水平出力線に読 20

み出して差動増幅器14から出力される。

【0022】本実施例では、差動出力VOUTをチップ内 で行う構成を示しているが、チップ内に含めず、外部で 従来のCDS (Correlated Double Sampling: 相関二重 サンプリング)回路を用いても同様の効果が得られる。 【0023】蓄積容量Crs11に明出力を出力した後、 制御パルス

ROをハイとしてリセット用MOSトラン ジスタ4を導通しFD部21を電源VDDにリセットす る。第1ラインの水平転送が終了した後、第2ラインの 読み出しを行う。第2ラインの読み出しは、制御パルス 30 φTXeO,制御パルスφPGeOを同様に駆動させ、制御 パルスφTN、φTSに夫々ハイパルスを供給して、蓄積 容量Ctn 10とCts 11に夫々光電荷を蓄積し、暗出力 及び明出力を取り出す。以上の駆動により、第1,第2 ラインの読み出しが夫々独立に行える。この後、垂直走 査回路を走査させ、同様に第2n+1, 第2n+2(n =1.2、…)の読み出しを行えば全画素独立出力が行 える。即ち、n=1の場合は、まず制御パルスもSiを ハイとし、次に次にあRIをローとし、続いて調印がル スらTM、のTNOiをハイとし、制御パルスをPGOiを ロー、制調バルスのTSをハイ、制御パルスのHCを一 時ハイとして画素30-31,30-32の画素信号を 読み出す。続いて、制御パルスøTXe1、øPGe1及び 上記と同様に制御パルスを印加して、画素30-41, 30-42の画素信号を読み出す。

【0024】本実施例において、1画素に1組のソース フォロワを設けずに、2画案に1組のソースフォロワを 設けたことにより、ソースフォロワアンプMOSトラン ジスタ5、選択スイッチMOSトランジスタ6、リセッ

る。これにより、画素の光電変換部の開口率が向上し、 画素の集積化による微細化が実現できる。又、FD部2 1を2画素で共有化させることにより、ソースフォロワ アンプMOSトランジスタ5のゲート部分の容量を増や さず済むため、感度の低下を防ぐことができる。

【0025】本発明の別の特徴として、2画素以上の信 号をFD部21において加算することによりS/Nを向 上させることも挙げられる。これは、回路は全く変えず に印加パルスのタイミングのみの変更で実現できる。上 下2画素信号の加算の場合のタイミングチャートを図4 に示す。非加算モードの図3では制御パルスøTX00と 制御パルスφTXeO,制御パルスφPG00と制御パルス φPGe0のタイミングを1画素分ずらしていたが、加算 の場合は同じタイミングである。即ち画素30-11と 画素30-21とから同時に読み出すために、まず制御 読み出し、制御パルスφTX00と制御パルスφTXe0 を、及び制御パルスøPG00と制御パルスøPGe0を、 夫々同時にハイ、ローとして、FD部21に転送する。 これにより、同時刻に上下2つの光電変換部1の信号を FD部21で加算することが可能となる。従って、図3 のタイミングによる2つのタイミングを準備しておけ ば、例えば明るい時には高解像度撮像を、一方図4のタ イミングによる同時読み出しのタイミングによって、例 えば暗い時には高感度撮像を行うことが1つのセンサで 可能となる。

【0026】上記実施例においては、FD部21に2つ の光電変換部を接続した例を示したが、この光電変換部 を3,4個等と複数個であっても良い。そうすること で、例えばСМОSプロセスによる短工程で、高感度の 固体撮像装置、高密度の装置等と活用幅の広い装置を提 供できる。

【0027】本実施例において画素部30の各MOSト ランジスタは全てn型で構成して製造工程を簡単化して いるが、p型のサブストレートにn型ウェルを用いて全 てPMOSトランジスタで構成するのも当然可能であ り、この逆の構成でもよい。

【0025】(第2実施例)図5に本発明による第2実 施門の高期回答団を示す。本実施例において、色差制順 ② 次駆動ができる標に衝送スイッチ22を設けたことを特 徴とする。第1実施例では第1ラインと夢じラインの加 算、第3ラインと第4ラインの加算が行えるが、違二! インと第3ラインの加算は行えない。本実施例において は転送スイッチ22があるため、第2と第3ラインの ... 算が可能となった。

【0029】第2と第3ラインの加算の場合、第1月15日 ンの読み出しは図3のタイミングでT0~T4と進み、そ の後第2ラインを読み出す際に、制御パルスøTXeOと 制御パルスφTX01、制御パルスφPGeOと制御パルス トMOSトランジスタ4を従来の半分にすることができ 50 øPGe1を同時にハイ、ローとし、制御パルスøFも嗣

御パルスφTXe0と同時にハイとし、他の制御パルスも 同様に供給して、画素30-21と画素30-31の画 素信号を蓄積容量11に蓄積し、ノイズ成分をキャンセ ルして画素信号出力VOUTを得ることができる。その後 画素30-22と画素30-32の画素信号を蓄積容量 11に蓄積して画素信号出力 VOUTを得ることができ る。、続けて第3ラインと第4ラインとも同様な制御パ ルスを供給印加して、画素30-31と画素30-41 の画素信号を、及び画素30-32と画素30-42の 画素信号を順次読み出すことができる。

【0030】従って、図5の回路構成チップ上に、図6 のような補色モザイク型フィルタを形成すれば、NTS C方式の走査によれば、ODD(奇数)フィールドでは 例えば第1ラインと第2ラインの和としてCy + Mg, Ye +Gの出力と、例えば第3ラインと第4ラインの和 として $C_y + G$, $Y_e + M_g$ の出力を順に得ることがで き、EVEN(偶数)フィールドにおいても、例えば第 2ラインと第3ラインの和としてCy + Mg, Ye + G の出力と、例えば第3ラインと第4ラインCy+G,Y 。+Mgの出力を順に得ることができ、インターレス走 20 査のTV走査(NTSC, HD)における I 軸 (オレン ジ・シアン系) とQ軸(緑・マゼンタ系) の2つの搬送 色信号を容易に生成すること等が可能となる。

【0031】又、本実施例においても、駆動タイミング の供給タイミングを変更すれば、全画素の独立出力が可 能であるのは当然である。即ち、制御パルスφFを常時 ローとすれば、転送スイッチ22の動作をオフして、図 3に示すタイミングによって時系列に従って各画素の出 力毎に読み出すことができる。

【0032】従って、本実施例によれば、1ラインずれ 30 た画素の和信号を出力することが可能となってTV走査 に対応するばかりでなく、図3及び図4に示すタイミン グで各画素毎に時系列に独立して読み出したり、2画素 の和信号を読み出したりできるので、撮像環境に応じて 多彩な撮像ができる。

【0033】本実施例において、特に色差線順次駆動 (インクーレース、色信号加算出力)方式を行えば、第 1実能例で必要であった、メモリ、外部加算回路が不必 要となり、花森のCCD用の商号処理国路がそのまま使 用できるため、コスト、実装の面で有利となる。

【0034】(第3実施例)図7に本発明による第3実 施例の概念回路図を示す。本実施例においては、画素信 号の加算をする際に、図4に示すタイミングによるFD 部での加算のみでなく、光電変換部で加算できるスイッ チMOSトランジスタ23を設けたことを特徴とする。 【0035】図7において、各制御パルスのタイミング は第2実施例と同様であり、第1ラインを読み出して、 次に第2、第3ラインの読み出しにおいても、制御パル スφFも制御パルスφTXeOと同時にハイとし、画素3 0-21の光電変換部1の電荷と画素30-31の光電 50 変換部1の電荷とがスイッチMOSトランジスタ23を 導通することで加算され、画案30-21の転送MOS トランジスタ3を導通してソースフォロワMOSトラン ジスタ5、選択スイッチMOSトランジスタ6を介して 蓄積容量11に転送される。

8

【0036】こうして、図6に示す補色モザイク型フィ ルタを形成すれば、第2実施例と同様に、ODD(奇 数)フィールドでは例えば第1ラインと第2ラインの和 としてCy +Mg, Ye +Gの出力と、例えば第3ライ 10 ンと第4ラインの和としてCy+G, Ye+Mg の出力 を順に得ることができ、EVEN(偶数)フィールドに おいても、例えば第2ラインと第3ラインの和としてC y +Mg, Ye +Gの出力と、例えば第3ラインと第4 ラインCy +G, Ye +Mg の出力を順に得ることがで きる。

【0037】従って、インターレス駆動において、OD DフィールドではFD部で加算を行い、EVENフィー ルドでは画素部で片方の電荷をもう片方の井戸へ転送加 算して、FD部へ出力させる。もちろんEVENフィー ルド、ODDフィールドで逆でも良い。本実施例におい て、FD部容量を増やすことなく、TV走査が可能とな る。また、各制御パルスのタイミングを種々変更するこ とで、第2実施例と同様に、多彩な画像信号を得ること ができる。さらに、本実施例においても、第2実施例都 同様に、色差線順次駆動を行なうことにより、従来の信 号処理回路をそのまま使用できるメリットが出てくる。 【0038】 (第4実施例) 図8に本発明による第4実 施例の概念回路図を示す。本実施例においては、光電変 換部にフォトゲートを用いず、pnフォトダイオード2 4を用いたことを特徴とする。図9に画素の断面図を示 す。同図において、25はn層であり完全空乏化できる 濃度である。制御パルスφTXにより発生した電荷をF D部へ完全転送させる。本実施例の場合も制御パルスφ TXにより信号の加算、非加算を行うことができる。 【0039】図8、図9の動作を説明する。まず制御パ ルス

の
Rを

ハイとして

FD

部21

を電源

VDD

にリセット し、制御バルスゆSをハイとして暗出力を蓄積容量10 に蓄積し、次に制御パルスゆTXのをハイとして、pn フォトダイオード24に蓄清された完電荷をソースフォ ロワMOSトランプスタラ、選択スイッキMOSトラン ジスタ6を介して蓄積容量11に転送して、ノイズ成分 を差動増幅器14によってキャンセルし、画像信号VG Tを出力する。また、図4によるタイミングに相当する 制御パルスを供給することで、2つのpnフォトダイオ ード24に電荷を加算して読み出すことができる。

ターレス走査に効率の良い画像出力を得ることができ

【0040】また、スイッチMOSトランジスタを追加

することで、第2実施例及び第3実施例と同様に イン

【0041】(第5実施例)図10に本発明による第5

実施例の画素断面図を示す。同図において、26は表面 P+層であり、n層25と光電変換部を構成し、埋込み型フォトダイオードで画素を形成したことを特徴とする。この構造により表面で発生する暗電流を抑制することができる。図9と比較して効率の良い高い光電荷を得ることができるので、S/Nの高い高品質の画像信号を得ることができる。

【0042】図10に示す構造の画素は、図8のpnフォトダイオード24の代わりに設ける、第4実施例と同様な各制御パルスのタイミングによって、同様な画像出 10力を得ることができる。

[0043]

【発明の効果】以上説明したように、本発明によれば、 素子数を減らした高開口率、微細化可能なCMOSトランジスタ型センサが実現できるため、収率アップによる 高歩留り、低コスト、パッケージ小型化、光学系システム小型化という効果がある。

【0044】又、画素信号の加算、非加算を駆動方法の みで実現できるため、従来のXYアドレス機能を含め て、様々な動作方法に対応できるという効果もある。 【図面の簡単な説明】

【図1】本発明による第1実施例の概略的回路構成図である。

【図2】本発明による第1実施例の画素断面図である。

【図3】本発明による第1実施例のタイミングチャート(1)である。

【図4】本発明による第1実施例のタイミングチャート(2)である。

【図5】本発明による第2実施例の概略的回路構成図で ある。

【図6】本発明による第2実施例のオンチップカラーフィルタ図である。

【図7】本発明による第3実施例の概略的回路構成図である。

10 【図8】本発明による第4実施例の概略的回路構成図で ある。

【図9】本発明による第4実施例の画素断面図である。 【図10】本発明による第5実施例の画素断面図である。

【図11】従来の固体撮像装置の概略回路構成図である。


【符号の説明】


- 1 光電変換部
- 10 2 フォトゲート
 - 3 転送スイッチMOSトランジスタ
 - 4 リセットMOSトランジスタ
 - 5 ソースフォロワアンプ
 - 6 水平線選択スイッチMOSトランジスタ
 - 7 ソースフォロワ負荷MOSトランジスタ
 - 8 暗出力転送MOSトランジスタ
 - 9 明出力転送MOSトランジスタ
 - 10 暗出力蓄積容量
 - 11 明出力蓄積容量
- 20 12 水平転送MOSトランジスタ
 - 13 水平出力線リセットMOSトランジスタ
 - 14 差動アンプ
 - 15 水平走査回路
 - 16 垂直走查回路
 - 17 Pウェル
 - 18 ゲート酸化膜
 - 19 一層目ポリSi
 - 20 二層目ポリSi
 - 21 n+ フローティングディフュージョン
- 80 22 転送スイッチMOSトランジスタ
 - 23 加算スイッチMOSトランジスタ
 - 24 アカフォトダイオード
 - 25 n型層
 - 26 表面P+層


【図6】


【図9】


【図10】











.